웅진OPMS
Digital Clamp Circuit Design with Python and Verilog
왕윤성 유페이퍼
- 등록일2018-02-22
- 파일포맷epub
- 파일크기2 M
- 지원기기아이폰, 아이패드, 안드로이드, 태블릿, PC
- 보유현황보유 1, 대출 0, 예약 0
- 평점 평점점 평가없음
책소개
이 책은 Clamp 회로를 Digital 로 구현하는 방법을 소개해 놓은 책이다. 하드웨어로 설계하기 전에 Python 언어로 모델링하고 시뮬레이션해 볼 수 있게 구성되어 있고 또한 Verilog 로 설계된 하드웨어에 대해서도 시뮬레이션을 해 보고 그 결과를 Python 으로 모델링한 것과 비교해 볼 수 있도록 하였다. 전자공학을 전공하여 IC 설계에 관심 갖고 있는 학생들에게 설계 실무 감각을 증진시키는데 도움이 될 것이다.
저자소개
전자공학 서적과 종교 서적을 주로 집필하고 있으며 현재 전자책으로 다수의 책을 출간하였다. 그의 저서로는 FIR Digital Filter 설계 IIR Digital Filter 설계 Fractional Delay Filter Design with Python 한권으로 묶은 사탄과 루시퍼 영과 혼 성경의 불편한 진실 등이 있다.
한줄 서평
